¡Descarga Calculadora lógica con display de 7 segmentos y más Guías, Proyectos, Investigaciones en PDF de Electrónica Digital y Analógica solo en Docsity!
Integrantes:
- Cristhofer A. Rodríguez Rodríguez
- Mauricio A. Vega Gutiérrez Código SAGA: A22469- 3 A21497- 3 Asignatura: Electrónica Digital Nº de grupo: 1 Tipo de documento: Informe de proyecto Fecha: 24 / 10 /
Informe de proyecto Segundo Parcial
Circuito sumador y restador con display de 7 segmentos
1. Antecedentes En 1854, el matemático británico George Boole (1815 - 1864), a través de la obra intitulada “An Investigation of the Laws of Thought”, presentó un sistema matemático de análisis lógico conocido como álgebra de Boole. En el inicio de la era de la electrónica, todos los problemas eran resueltos por sistemas analógicos, es decir, sistemas lineares. Sólo en 1938, el ingeniero americano Claude Elwood Shannon utilizó las teorías del álgebra de Boole para la solución de problemas de circuitos de telefonía con relés, habiendo publicado un trabajo denominado “Symbolic Analysis of Relay and Switching”, prácticamente introduciendo en el área tecnológica el campo de la electrónica digital. Esa rama de la electrónica emplea en sus sistemas un pequeño grupo de circuitos básicos estandarizados, conocidos como Puertas Lógicas. Los Circuitos Lógicos están compuestos por elementos digitales como la compuerta AND (Y), compuerta OR (O), compuerta NOT (NO) y otras combinaciones muy complejas de los circuitos antes mencionados. En el circuito lógico digital existe transmisión de información binaria entre sus circuitos. A primera instancia esto nos parece relativamente simple, pero los circuitos electrónicos son bastante complejos ya que su estructura está compuesta por un número muy grande de circuitos simples, donde todos deben funcionar de la manera correcta, para lograr el resultado esperado y no obtener una información errónea. La información binaria que transmiten los circuitos ya mencionados se representa de la siguiente forma: - "0" o "1" - "Falso" o "Verdadero" - "On" y "Off" - "Abierto" o "Cerrado" o cualquier mecanismo que represente a dos que son mutualmente excluyentes.
2. Objetivo Diseñar un circuito en el software de simulación Proteus, que pueda realizar la suma y la resta de dos números introducidos que estén comprendidos entre 0 y 9. Además de aplicar los conocimientos obtenidos hasta el momento, se desea ver la aplicación de la teoría en la práctica, comprendiendo y razonando los procesos que sean llevados a cabo. 3. Marco teórico 3.1. Compuertas lógicas 3.1.1. NOT El negador (circuito NOT) realiza la operación denominada inversión o complementación. Este cambia un nivel lógico al nivel opuesto. En términos de bits, cambia un 1 por un 0, y un 0 por 1. El indicador de negación es un “círculo” (ס) que indica inversión o complementación, cuando aparece en la entrada o en la salida de un elemento lógico. Generalmente, las entradas se sitúan a la izquierda del símbolo lógico, y la salida a la derecha. Cuando en la entrada hay un círculo, quiere decir que el estado activo o verdadero de la entrada es 0, y se dice que la entrada es activa a nivel BAJO. Cuando el círculo se sitúa en la salida significa que el estado activo o verdadero de salida es 0, y se dice que la salida es activa a nivel BAJO. La ausencia de círculo en la entrada o en la salida significa que el estado activo o verdadero es 1 y, en este caso, se dice que la entrada o la salida es activa a nivel ALTO. El indicador de polaridad o de nivel es un “triángulo” que indica inversión cuando aparece a la entrada o a la salida de un elemento lógico. Cuando se aplica un nivel ALTO a la entrada de un inversor, en su salida se presenta un nivel BAJO. Cuando se aplica un nivel BAJO a la entrada, en su salida se presenta un nivel ALTO. 3.1.2. AND La puerta AND es una de las puertas básicas con la que se construyen todas las funciones lógicas. Una puerta AND puede tener dos o más entradas y realiza la operación que se conoce como multiplicación lógica. La puerta AND genera una salida a nivel ALTO sólo cuando todas las entradas están a nivel ALTO. Cuando cualquiera de las entradas está a nivel BAJO, la salida se pone a nivel BAJO. Por tanto, el propósito básico de una puerta AND es determinar cuándo ciertas condiciones de entrada son simultáneamente verdaderas, como indican todas sus
3.1.5. NOR
La puerta NOR, al igual que la puerta NAND, es un útil elemento lógico porque también se puede emplear como una puerta universal; es decir, las puertas NOR se pueden usar en combinación para implementar las operaciones AND, OR y del inversor. La puerta NOR genera una salida a nivel BAJO cuando cualquiera de sus entradas está a nivel ALTO. Sólo cuando todas sus entradas estén a nivel BAJO, la salida se pondrá a nivel ALTO. Por ejemplo, En una puerta NOR de dos entradas: la salida X es un nivel BAJO si cualquiera de sus entradas A o B está a nivel ALTO, o si ambas entradas A y B están a nivel ALTO; X es un nivel ALTO si A y B están a nivel BAJO. 3.1.6. XOR La puerta XOR tiene sólo dos entradas. La salida de una puerta OR−exclusiva se pone a nivel ALTO sólo cuando las dos entradas están a niveles lógicos opuestos. Esta operación se puede expresar, en función de dos entradas A y B y una salida X, del siguiente modo: En una puerta OR−exclusiva, la salida X es un nivel ALTO si la entrada A está a nivel BAJO y la entrada B está a nivel ALTO; o si la entrada A está a nivel ALTO y la entrada B está a nivel BAJO; X es un nivel BAJO si tanto A como B están a nivel ALTO o BAJO. 3.1.7. XNOR Al igual que la puerta XOR, la puerta XNOR sólo tiene dos entradas. El círculo en la salida del símbolo de la puerta XNOR indica que su salida es la opuesta a la de la puerta XOR. Cuando dos niveles lógicos de entrada son opuestos, la salida
de la puerta NOR−exclusiva es un nivel BAJO. La operación se puede expresar del siguiente modo (A y B son las entradas, y X es la salida). En una puerta NOR−exclusiva, la salida X es un nivel BAJO si la entrada A está a nivel BAJO y la entrada B está a nivel ALTO, o si A está a nivel ALTO y B está a nivel BAJO; X es un nivel ALTO si A y B están ambas a nivel ALTO o BAJO. 3.2. Sumador lógico Es un circuito digital que realiza la adición de números. En muchas computadoras y otros tipos de procesadores se utilizan sumadores en las unidades aritméticas lógicas. También se utilizan en otras partes del procesador, donde se utilizan para calcular direcciones, índices de tablas, operadores de incremento y decremento y operaciones similares. 3.2.1. Semisumador El semisumador suma dos dígitos binarios simples A y B, denominados sumandos, y sus salidas son Suma (S) y Acarreo (C). La señal de acarreo representa un desbordamiento en el siguiente dígito en una adición de varios dígitos. El diseño más simple de semisumador, incorpora una puerta XOR para S y una puerta AND para C. Dos semisumadores pueden ser combinados para hacer un sumador completo, añadiendo una puerta OR para combinar sus salidas de acarreo.1 La tabla de verdad para el semisumador se detalla seguidamente: 3.3. BCD Código BCD (Binary-Coded Decimal (BCD) o Decimal codificado). Binario es un estándar para representar números decimales en el sistema binario, en donde cada dígito decimal es codificado con una secuencia de 4 bits.
4. Marco práctico 4.1. Variables Se pudo identificar que para este proyecto se tendrán 4 variables de entrada y 1 de salida. Además, dentro de este proyecto se tendrán 4 procesos principales: introducción de datos, selección del operador, codificación de datos a BCD, proceso de operación, decodificación y salida mediante 2 displays. El bloque UML para la introducción de datos es el siguiente Para la selección de operador Para la codificación Para el proceso de operación Introducción de datos 1 A Introducción de datos 2 B Selección de operador Suma Resta Pulsar la selección Codificación A B Codificar a BCD Operación A B Operación seleccionada S Enviar resultado (S)
Para la decodificación Para la salida 4.2. Consideraciones Será necesario reducir la cantidad de componentes para generar un menor consumo de energía y evitar errores en las interconexiones. Dado que se tendrán Decodificación S Decodificar S de BCD a 7 segmentos Salida de datos S Mostrar S a través de 2 displays de 7 segmentos Decodificación S Decodificar S de BCD a 7 segmentos Salida de datos S Mostrar S a través de 2 displays de 7 segmentos Operación A B Operación seleccionada S Enviar resultado (S) Codificación A B Codificar a BCD Selección de operador Suma Resta Pulsar la selección Introducción de datos 1 A Introducción de datos 1 A
- 7432. Es un circuito de compuerta lógica digital que implementa la disyunción lógica quad-2 de entrada positiva con 4 compuertas OR independientes y opera en un rango de tensión de alimentación de 4.75 a 5.25V. Sus especificaciones son mostradas a continuación. ➢ Familia: LS ➢ Tipo lógica del circuito: OR ➢ Número de entradas: 2 ➢ Tensión de alimentación mínima: 4.75 V ➢ Tensión de alimentación máxima: 5.25 V ➢ Salida de corriente: 8 mA ➢ Temperatura de funcionamiento mínima: 0°C ➢ Temperatura de funcionamiento máxima: 70°C ➢ Encapsulado: DIP ➢ 14 pines
- 7404. El circuito integrado 7404 cuenta con 6 inversores independientes con tecnología TTL. Cada inversor puede ser usado sin la necesidad de conectar los demás. Su salida es el estado inverso a su entrada, la cual no debe ser superior al voltaje de alimentación del circuito integrado. Sus especificaciones se muestran a continuación. ➢ Puerta / inversor CI lógica, ➢ Tipo de lógica: Inversor, ➢ N.º de entradas: 1, ➢ Rango de voltaje de alimentación: 4.75V a 5.25V, ➢ N.º Puertas: 6, ➢ N.º de clavijas: 14, ➢ Temperatura de funcionamiento: - 0 ° C a +70 ° C,
- 7486. Es un quad de 2 entradas de puerta OR exclusiva (XOR) con la tecnología LS y cuatro independientes. Realizan las funciones de Boole en lógica positiva. Si una de las entradas es baja, la otra entrada se reproducirá en forma verdadera en la salida. Si una de las entradas es alta, la señal en la otra entrada se reproducirá invertida en la salida. Cuenta con las siguientes especificaciones: ➢ IC, QUAD XOR GATE, 2I / P. ➢ Tipo lógico: Puerta XOR ➢ Salida de corriente: 8 mA ➢ N º de Entradas: 2 ➢ Rango tensión de alimentación: 4.75 V a 5.25 V ➢ Rango temperatura de funcionamiento: 0 ° C a +70 ° C ➢ Tipo de Familia: LS ➢ Encapsulado DIP ➢ 14 pines
- 7447. Es un circuito integrado de la familia TTL, específicamente subfamilia “LS”, bajo consumo eléctrico y alta velocidad, operacionalmente es un decodificador/driver BCD a 7-segmentos con etapas de salida colector abierto activas en 0 lógico, capaces de manejar directamente leds 7-segmentos ánodo común. Este componente acepta como entrada código de 4 bits BCD (patillas 7, 1, 2 y 6). Mediante un circuito combinacional formado por compuertas lógicas AND, NAND, NOR y OR, convierte cada combinación de entrada en su equivalente en
- 7483. Sumador binario de 4-Bit donde las sumas (Σ) se proporcionan para cada bit y el acarreo resultante (C4) se obtiene a partir del cuarto bit. Estos agregadores cuentan con una mirada interna completa a través de los cuatro Bits. Cuenta con una implementación de ripple-carry. La lógica del sumador, incluido el carry, se implementa en su forma verdadera, lo que significa que el logrado sin necesidad de inversión lógica o de nivel. Posee las siguientes características: ➢ IC, ADDER LOGIC ➢ Logic Type: Sumador ➢ Rango tensión de alimentación: 4.75 V a 5.25 V ➢ Rango temperatura de funcionamiento: 0 ° C a +70 ° C ➢ Corriente de salida alta: - 0.4 mA ➢ Corriente de salida baja: 4 a 8 mA ➢ Familia: LS ➢ Encapsulado DIP ➢ 16 pines 5.2. Display de 7 segmentos Se utilizará 2 display genérico de 7 segmentos de ánodo común de Proteus.
5.3. Alimentación El circuito será alimentado por 5V mediante el Power Rail de Netlist en Proteus, sucediendo lo mismo con las conexiones a tierra.
6. Implementación El circuito simulado se muestra a continuación.
Selección de operación más ejecución de operación: Salida de resultado más decodificación a 7 segmentos:
7. Pruebas de funcionamiento Ejemplo. Sumando 8 y 4 Ejemplo. Restando 4 a 8
8. Balance de componentes Componente Cantidad Interruptor basculante on/off (0 y 1) 9 Convertidores BCD a 7 segmentos 7447 4 Compuerta AND 7432 1 Compuerta OR 7408 1 Compuerta XOR 7486 1 Sumadores 7483 2 Resistores de 470Ω 9 Display de 7 segmentos con ánodo común 4 9. Conclusiones - La construcción de este circuito, sin duda representó un reto debido a que se tuvieron que pensar una serie de secuencias lógicas que comenzaban con solo la entrada de dos números, loes cuales se debían restar o sumar. Por lo tanto, de acuerdo con todos los tipos de circuitos integrados de compuertas lógicas vistos en el avance, cada uno hace una operación que nos ayudó a deducir la secuencia lógica. - El emplear estas compuertas en un problema real, y construirlo implica comprender mejor su funcionamiento. - Analizar las fallas ocurridas a lo largo del proceso nos ayudó a entender de una mejor manera cómo funcionan internamente los CIs. - Se pudo observar que las compuertas lógicas no necesitan altos niveles de tensión para funcionar, lo que significaría un bajo nivel de corriente para el funcionamiento de la calculadora. - Es pertinente simplificar el número de compuertas lógicas. - Buscar los componentes entre distintos fabricantes para mejorar el costo de elaboración del proyecto si este fuera realizado físicamente. - Es de gran importancia tener orden en el diseño del circuito para evitar errores y equivocaciones. 10. Bibliografía Historia de los Circuitos Lógicos. (s.f.). En circuitoslogicosciberernvelmen.weebly.com. https://circuitoslogicosciberernvelmen.weebly.com/historia.html Floyd, L. Thomas, (2006). Puertas lógicas. Fundamentos de Sistemas Digitales (pp. 122-155). Madrid, España: PEARSON EDUCACIÓN S.A. Sumador. (s.f.). En Wikipedia. https://es.wikipedia.org/wiki/Sumador
Código BCD. (s.f.). En EcuRed. https://www.ecured.cu/C%C3%B3digo_BCD#Electr.C3.B3nica Visualizador de siete segmentos. (s.f.). En Wikipedia. https://es.wikipedia.org/wiki/Visualizador_de_siete_segmentos SN74Ls47. (s.f.). En EcuRed. https://www.ecured.cu/SN74Ls
